Асинхронная SRAM

Асинхронная SRAM (от англ. asynchronous static random-access memory) — это тип статической оперативной памяти (SRAM), в котором доступ к данным (чтение и запись) осуществляется без использования внешнего синхросигнала (тактового генератора). В отличие от синхронной SRAM (SSRAM), асинхронная SRAM управляется только сигналами управления (например, выбор кристалла, разрешение записи, разрешение вывода) и адресными сигналами. Благодаря отсутствию тактовой синхронизации, асинхронная SRAM отличается простотой интерфейса, низким энергопотреблением в статическом режиме и минимальным временем доступа, которое определяется только задержками внутренних логических схем.

История

Разработка полупроводниковой статической памяти началась в 1960-х годах. Первые коммерческие микросхемы SRAM, выпущенные в начале 1970-х годов (например, Intel 3101), были асинхронными. В то время тактовая синхронизация памяти была сложной и дорогой, а асинхронный интерфейс позволял легко интегрировать память в системы с произвольной логикой управления. С развитием микропроцессорной техники в 1980-х годах асинхронная SRAM стала стандартом для кэш-памяти второго уровня (L2) и буферов в персональных компьютерах. Однако с ростом тактовых частот процессоров и необходимостью синхронизации с шиной памяти, начиная с середины 1990-х годов, синхронные типы SRAM (например, синхронная конвейерная SRAM) начали вытеснять асинхронные в высокопроизводительных системах. Тем не менее, асинхронная SRAM сохранила свои позиции в нишевых применениях, где важны простота, низкое энергопотребление и детерминированное время доступа.

Устройство и принцип работы

Основные элементы

Асинхронная SRAM строится на базе триггеров (обычно на шести транзисторах — 6T), которые образуют ячейки памяти. Каждая ячейка хранит один бит данных. Массив ячеек организован в виде матрицы строк (слов) и столбцов (битов). Для доступа к ячейке используются:

• Адресные входы (A[n:0]) — определяют номер строки и столбца.
• Сигнал выбора кристалла (CS, Chip Select) — активирует микросхему для выполнения операции.
• Сигнал разрешения записи (WE, Write Enable) — определяет тип операции: при активном уровне — запись, при пассивном — чтение.
• Сигнал разрешения вывода (OE, Output Enable) — управляет выходными буферами данных (при чтении).
• Шина данных (DQ[m:0]) — двунаправленная, передаёт данные при чтении и записи.

Процесс чтения

1. На адресные входы подаётся код адреса.
2. Сигнал CS устанавливается в активное состояние (например, низкий логический уровень).
3. Сигнал WE устанавливается в пассивное состояние (высокий уровень), сигнал OE — в активное (низкий уровень).
4. Внутренние декодеры адреса активируют соответствующую строку и столбцы, данные из выбранной ячейки поступают на шину данных.
5. Время от момента установки адреса до появления стабильных данных на шине называется временем доступа (tAA). Оно является ключевым параметром асинхронной SRAM и обычно составляет от 10 до 100 нс в зависимости от технологии.

Процесс записи

1. На адресные входы подаётся код адреса.
2. Сигнал CS устанавливается в активное состояние.
3. Сигнал WE устанавливается в активное состояние (низкий уровень), сигнал OE может быть в любом состоянии (обычно пассивном).
4. Данные на шине DQ фиксируются в выбранной ячейке по фронту или спаду сигнала WE (или CS — в зависимости от спецификации).
5. Время записи (tWP) должно быть не меньше минимального значения, указанного в документации, чтобы гарантировать надёжное сохранение данных.

Временные диаграммы

Асинхронная SRAM не требует тактового сигнала, поэтому все операции синхронизируются только изменениями управляющих сигналов. Временные диаграммы описывают минимальные длительности импульсов, задержки между сигналами и времена установления/удержания данных. Основные параметры:

• tAA — время доступа по адресу (от установки адреса до данных).
• tACS — время доступа по выбору кристалла.
• tOE — время доступа по разрешению вывода.
• tWC — время цикла записи.
• tWP — минимальная длительность импульса записи.

Классификация

Асинхронные SRAM классифицируются по нескольким признакам:

По типу интерфейса

• Стандартная асинхронная SRAM — с раздельными шинами адреса и данных, управляемая сигналами CS, WE, OE.
• Мультиплексированная асинхронная SRAM — адрес и данные передаются по одним и тем же выводам в разные моменты времени (используется для уменьшения числа контактов, например, в некоторых микросхемах для встраиваемых систем).

По напряжению питания

• 5-вольтовая (5V) — классическая, использовалась в ранних системах.
• 3,3-вольтовая (3.3V) — распространена в 1990-2000-х годах.
• Низковольтная (1.8V, 1.2V) — современные микросхемы для мобильных и портативных устройств.

По организации

• Однопортовая (Single-Port) — один порт доступа (одна шина адреса и данных).
• Двухпортовая (Dual-Port) — два независимых порта доступа, позволяющих одновременно читать и писать из разных ячеек.

По технологии изготовления

• CMOS — основная технология для современных асинхронных SRAM, обеспечивает низкое энергопотребление.
• BiCMOS — комбинация биполярных и КМОП-транзисторов, использовалась для высокоскоростных микросхем в 1990-х годах.

Применение

Асинхронная SRAM применяется в областях, где не требуется высокая пропускная способность синхронной памяти, но важны простота интерфейса, низкое энергопотребление или детерминированное время доступа:

• Микроконтроллеры и встраиваемые системы — используется как внутренняя или внешняя память данных (например, в микроконтроллерах семейства AVR, ARM Cortex-M).
• Промышленная автоматика — в программируемых логических контроллерах (ПЛК) и системах управления, где требуется надёжность и работа в реальном времени.
• Телекоммуникационное оборудование — в буферах пакетов, коммутаторах и маршрутизаторах (например, для хранения таблиц маршрутизации).
• Медицинская техника — в портативных диагностических приборах, где важна энергоэффективность.
• Автомобильная электроника — в блоках управления двигателем, системах безопасности и информационно-развлекательных системах.
• Ноутбуки и портативные устройства — как кэш-память второго уровня (в устаревших моделях) или в качестве буфера для дисплеев.

Преимущества и недостатки

Преимущества

• Простота интерфейса — не требуется тактовый генератор, что упрощает проектирование печатных плат и снижает стоимость.
• Низкое энергопотребление в статическом режиме — в отличие от динамической памяти (DRAM), асинхронная SRAM не требует периодической регенерации, поэтому в режиме хранения данных потребляет минимальный ток (единицы микроампер для современных микросхем).
• Детерминированное время доступа — время чтения/записи фиксировано и не зависит от тактовой частоты, что критично для систем реального времени.
• Высокая надёжность — отсутствие тактовой синхронизации снижает риск сбоев, связанных с джиттером или перекосами тактового сигнала.

Недостатки

• Меньшая пропускная способность — по сравнению с синхронной SRAM, которая может работать на частотах до 200 МГц и выше, асинхронная SRAM обычно ограничена частотами до 50–100 МГц из-за внутренних задержек.
• Большее количество выводов — для микросхем с большой ёмкостью (например, 4 Мбит) требуется много адресных линий, что увеличивает размер корпуса.
• Ограниченная ёмкость — из-за большего размера ячейки (6 транзисторов против 1 транзистора и конденсатора в DRAM) асинхронная SRAM имеет меньшую плотность хранения, чем DRAM, при той же технологии.

Сравнение с синхронной SRAM

Примеры микросхем

• ISSI IS61LV25616AL — 4 Мбит (256K x 16), напряжение 3.3 В, время доступа 10–12 нс, корпус TSOP-44.
• Cypress CY7C1049DV33 — 4 Мбит (512K x 8), напряжение 3.3 В, время доступа 10 нс.
• Renesas R1LV0416D — 4 Мбит (256K x 16), напряжение 2.7–3.6 В, время доступа 55 нс, низкое энергопотребление.
• Microchip 23LCV512 — 512 Кбит (64K x 8), последовательный интерфейс SPI, напряжение 1.8–5.5 В.

Современное состояние

Несмотря на широкое распространение синхронной SRAM и DRAM, асинхронная SRAM продолжает выпускаться ведущими производителями (ISSI, Cypress, Renesas, Microchip) и остаётся востребованной в нишевых сегментах. Развитие технологий (например, уменьшение техпроцесса до 65 нм и ниже) позволяет снижать энергопотребление и повышать скорость. В последние годы наблюдается рост применения асинхронной SRAM в устройствах интернета вещей (IoT) и носимой электронике, где критичны малые габариты и низкое энергопотребление.

Источники

• Static RAM: Design, Performance, and Applications — A. K. Sharma, 2010.
• Memory Systems: Cache, DRAM, Disk — B. Jacob, S. W. Ng, D. T. Wang, 2007.
• Datasheets: IS61LV25616AL (ISSI), CY7C1049DV33 (Cypress), R1LV0416D (Renesas).
• Semiconductor Memory: A Review — IEEE Journal of Solid-State Circuits, 2015.