D-триггер
D-триггер — это цифровое логическое устройство, относящееся к классу триггеров, которое хранит один бит информации и изменяет своё состояние синхронно с тактовым сигналом, принимая значение на входе данных (D) в момент активного фронта тактового импульса. D-триггер является одним из базовых элементов цифровой электроники, широко применяемым в регистрах, сдвиговых регистрах, счётчиках и схемах синхронизации.
История
Разработка D-триггера стала логическим продолжением эволюции триггерных схем, начавшейся в 1918 году с изобретения триггера У. Г. Икклзом и Ф. В. Джорданом. В 1950-х годах, с развитием цифровых вычислительных машин, возникла потребность в устройствах, способных синхронизировать работу логических элементов по единому тактовому сигналу. Первые синхронные триггеры, в том числе D-типа, были реализованы на дискретных транзисторах и диодах. Массовое внедрение D-триггеров началось в 1960-х годах с появлением интегральных микросхем серии ТТЛ (транзисторно-транзисторная логика), где они были реализованы в виде стандартных микросхем, например, К155ТМ2 (аналог 7474). В 1970-х годах D-триггеры стали неотъемлемой частью программируемых логических интегральных схем (ПЛИС) и заказных БИС (больших интегральных схем).
Принцип работы и логика
Основное назначение D-триггера — запоминание и синхронизация данных. Он имеет один информационный вход D (Data), один тактовый вход C (Clock) и один или два выхода: прямой Q и инверсный \Q (или Q̅). Состояние триггера определяется значением на выходе Q.
Работа D-триггера описывается таблицей истинности, где Q<sub>n</sub> — текущее состояние, а Q<sub>n+1</sub> — состояние после прихода тактового импульса:
| C (Clock) | D (Data) | Q<sub>n+1</sub> |
|---|---|---|
| ↑ (фронт) | 0 | 0 |
| ↑ (фронт) | 1 | 1 |
| 0 | X | Q<sub>n</sub> |
| 1 | X | Q<sub>n</sub> |
Где X — любое значение (0 или 1), а ↑ — положительный фронт тактового сигнала (переход из 0 в 1). В зависимости от типа триггера, срабатывание может происходить по положительному (переднему) или отрицательному (заднему) фронту. В таблице показан случай для срабатывания по положительному фронту.
Ключевая особенность D-триггера — его «прозрачность» только в момент фронта тактового сигнала. В остальное время (когда тактовый сигнал стабилен) триггер «защёлкивает» текущее состояние и не реагирует на изменения на входе D. Это свойство делает его идеальным для построения синхронных цифровых схем, где данные должны передаваться строго по тактам.
Устройство и классификация
D-триггеры могут быть реализованы на различных логических элементах (И-НЕ, ИЛИ-НЕ) и в разных архитектурах.
По типу синхронизации
- Синхронные D-триггеры: изменяют состояние только при активном фронте тактового сигнала. Это наиболее распространённый тип.
- Асинхронные D-триггеры (защёлки, Latch): изменяют состояние непрерывно, пока тактовый сигнал активен (например, высокий уровень). Они более просты, но менее надёжны в синхронных схемах из-за возможных гонок сигналов.
По количеству выходов
- С одним выходом (Q): хранит только прямое значение.
- С двумя выходами (Q и \Q): обеспечивает как прямое, так и инверсное значение хранимого бита.
По внутренней структуре
- На основе RS-триггера: классическая схема, где из RS-триггера и дополнительной логики формируется D-триггер. Пример — микросхема К155ТМ2.
- На основе JK-триггера: D-триггер может быть получен из JK-триггера путём подачи на вход J инвертированного сигнала с входа K.
- На основе мастер-ведомой структуры (Master-Slave): состоит из двух последовательно соединённых триггеров (мастер и ведомый), что обеспечивает строгую синхронизацию и предотвращает сквозную передачу данных.
Характеристики и параметры
Основные электрические и временные параметры D-триггеров:
- Время установления (t<sub>su</sub>, Setup time): минимальное время, в течение которого сигнал на входе D должен быть стабильным до прихода активного фронта тактового сигнала.
- Время удержания (t<sub>h</sub>, Hold time): минимальное время, в течение которого сигнал на входе D должен оставаться стабильным после прихода активного фронта тактового сигнала.
- Время задержки распространения (t<sub>pd</sub>, Propagation delay): время от активного фронта тактового сигнала до установления нового значения на выходе Q.
- Максимальная тактовая частота (f<sub>max</sub>): наибольшая частота тактового сигнала, при которой триггер гарантированно работает корректно.
- Потребляемая мощность: зависит от технологии изготовления (ТТЛ, КМОП, ЭСЛ) и тактовой частоты.
Применение
D-триггеры являются фундаментальными элементами цифровых систем.
Регистры
D-триггеры используются для построения параллельных регистров — устройств, хранящих многоразрядные двоичные числа. Каждый разряд регистра представляет собой один D-триггер. Например, 8-разрядный регистр состоит из 8 D-триггеров, объединённых общим тактовым сигналом.
Сдвиговые регистры
Последовательное соединение D-триггеров образует сдвиговый регистр. Данные передаются от одного триггера к другому по каждому тактовому импульсу. Сдвиговые регистры используются для преобразования параллельного кода в последовательный и обратно, а также в цифровых линиях задержки.
Счётчики
D-триггеры могут быть соединены в цепочки для построения двоичных счётчиков. Каждый триггер делит частоту тактового сигнала на два, что позволяет реализовать счётчики с различными модулями счёта.
Синхронизация и устранение дребезга контактов
D-триггеры используются для синхронизации асинхронных сигналов с тактовой частотой системы. Они также применяются для устранения дребезга контактов механических переключателей — триггер «защёлкивает» первое стабильное состояние после переключения.
Память
В составе микросхем статической оперативной памяти (SRAM) D-триггеры являются базовыми ячейками хранения данных. Каждая ячейка SRAM представляет собой триггер (часто на основе 6 транзисторов), который хранит один бит.
Программируемые логические интегральные схемы (ПЛИС)
В ПЛИС D-триггеры являются основными элементами памяти, входящими в состав логических блоков. Они позволяют реализовывать сложные синхронные цифровые схемы, такие как конечные автоматы, процессоры и интерфейсы.
Примеры
- Микросхема 7474 (К155ТМ2): содержит два D-триггера с асинхронными входами установки (Set) и сброса (Reset), срабатывающие по положительному фронту тактового сигнала.
- Микросхема 74HC74: КМОП-аналог 7474 с более низким энергопотреблением и широким диапазоном питающих напряжений.
- Микросхема 4013 (К561ТМ2): КМОП-микросхема, содержащая два D-триггера, также с асинхронными входами.
Интересные факты
- D-триггер часто называют «защёлкой» (latch), хотя в строгом смысле защёлка — это асинхронный D-триггер.
- В современных ПЛИС и ASIC D-триггеры реализуются на КМОП-транзисторах и могут работать на частотах до нескольких гигагерц.
- D-триггер является основой для построения триггеров других типов (JK, T) путём добавления дополнительной логики.
Источники
- Угрюмов Е. П. Цифровая схемотехника. — СПб.: БХВ-Петербург, 2010.
- Хоровиц П., Хилл У. Искусство схемотехники. — М.: Мир, 2003.
- Титце У., Шенк К. Полупроводниковая схемотехника. — М.: ДМК Пресс, 2008.
- ГОСТ 2.743-91. Единая система конструкторской документации. Обозначения условные графические в схемах. Элементы цифровой техники.
BFOmetr — база данных и аналитика по компаниям России.
На главную BFOmetr →