Altera MAX 7000

Altera MAX 7000 — это семейство программируемых логических интегральных схем (ПЛИС) с архитектурой EEPROM, выпускавшееся компанией Altera (в настоящее время — подразделение Intel, после приобретения в 2015 году). Относится к классу CPLD (Complex Programmable Logic Device — сложное программируемое логическое устройство). Семейство MAX 7000 было представлено в начале 1990-х годов и стало одним из наиболее массовых и популярных решений для реализации логики средней степени сложности, заменив более ранние семейства, такие как Altera MAX 5000 и MAX 7000S.

История

Разработка семейства MAX 7000 началась в конце 1980-х годов как ответ на растущий спрос на более производительные и ёмкие CPLD. Первые образцы были выпущены в 1991 году. Основным конкурентом на тот момент были CPLD семейства Xilinx XC9500, а также серии от компаний Lattice Semiconductor и AMD (серия PAL). Altera MAX 7000 быстро завоевали популярность благодаря низкой цене, высокой плотности логических элементов (до 10 000 макроячеек в старших моделях) и возможности многократного перепрограммирования (до 1000 циклов записи для EEPROM-ячеек). Семейство выпускалось в нескольких поколениях: MAX 7000 (базовое), MAX 7000A (улучшенная версия с пониженным напряжением питания), MAX 7000B (с поддержкой JTAG и более быстрой логикой), MAX 7000S (с интегрированным тактовым генератором и PLL). В 2000-х годах, с появлением более ёмких и дешёвых FPGA, популярность CPLD начала снижаться, однако MAX 7000 продолжали использоваться в нишевых применениях вплоть до конца 2010-х годов. В настоящее время (2024 год) семейство считается устаревшим, но всё ещё может встречаться в старых проектах и на вторичном рынке.

Архитектура и устройство

Макроячейки

Основным строительным блоком CPLD MAX 7000 является макроячейка. Каждая макроячейка состоит из:

• Программируемой логической матрицы (AND-array) — реализует логические функции «И» (AND) на основе программируемых соединений.
• Триггера — может быть D-типа, T-типа или JK-типа, с возможностью синхронного или асинхронного сброса/установки.
• Выходного буфера — с возможностью выбора типа выхода (push-pull, open-drain, tri-state) и полярности (инвертированный или неинвертированный).

Количество макроячеек в кристалле варьируется от 32 (модель EPM7032) до 256 (модель EPM7256) в стандартных версиях, и до 1024 в специализированных (например, EPM7128S). Каждая макроячейка может быть запрограммирована на выполнение одной логической функции, содержащей до 4-5 входных переменных (в зависимости от модели).

Логические блоки (LAB)

Макроячейки объединены в логические блоки (Logic Array Blocks, LAB). Каждый LAB содержит 16 макроячеек, а также общую шину для подачи тактовых сигналов, сигналов сброса и разрешения. LAB соединяются между собой через глобальную программируемую матрицу (Global Routing Pool, GRP), которая обеспечивает маршрутизацию сигналов между любыми LAB.

Программируемые соединения

Программируемые соединения в MAX 7000 реализованы на основе EEPROM-ячеек. В отличие от FPGA, где конфигурация загружается из внешней памяти при каждом включении, CPLD с EEPROM сохраняют конфигурацию после отключения питания. Это делает их удобными для использования в системах, где требуется мгновенный запуск (например, в автомобильной электронике или промышленных контроллерах).

Тактовые сигналы

Семейство MAX 7000 поддерживает до 4 глобальных тактовых сигналов, которые могут подаваться на все макроячейки одновременно. В версиях MAX 7000S и MAX 7000B также присутствует встроенный фазовый автоподстройка частоты (PLL), позволяющий генерировать тактовые сигналы с различными частотами и фазами.

Характеристики

Электрические параметры

• Напряжение питания: 5 В (MAX 7000), 3,3 В (MAX 7000A), 2,5 В (MAX 7000B), 1,8 В (MAX 7000C).
• Ток потребления: от 10 мА (в режиме ожидания) до 500 мА (при максимальной загрузке), в зависимости от модели и частоты.
• Рабочая частота: до 250 МГц для внутренних триггеров (MAX 7000B), до 175 МГц для входных/выходных сигналов.
• Задержка распространения (tpd): от 4 нс (MAX 7000B) до 10 нс (MAX 7000).
• Количество выводов: от 44 (TQFP) до 256 (BGA) в корпусах.

Программирование

Программирование осуществляется через JTAG-интерфейс (IEEE 1149.1) или через параллельный программатор. Для разработки проектов использовалась среда Altera Quartus II (начиная с версии 9.0) или более ранняя MAX+PLUS II. Поддерживаются языки описания аппаратуры (HDL): VHDL, Verilog, а также схемотехнический ввод.

Применение

Семейство MAX 7000 нашло широкое применение в различных областях электроники:

• Промышленная автоматика: для реализации логики управления станками, конвейерами, датчиками.
• Автомобильная электроника: в системах управления двигателем, блокировках, коммутации сигналов.
• Телекоммуникации: в маршрутизаторах, коммутаторах, модемах для реализации интерфейсных преобразователей (например, UART, SPI, I2C).
• Бытовая электроника: в телевизорах, аудиосистемах, игровых приставках (например, в некоторых моделях Sega Dreamcast).
• Образование и прототипирование: благодаря низкой цене и простоте использования, MAX 7000 часто применялись в учебных лабораториях для изучения цифровой схемотехники.

Примеры использования

• EPM7032 — использовался в контроллерах вентиляторов и системах управления питанием.
• EPM7128S — применялся в модемах и маршрутизаторах Cisco (например, в серии 2500) для реализации интерфейсов последовательной связи.
• EPM7256 — использовался в системах управления двигателями и в промышленных контроллерах.

Преимущества и недостатки

Преимущества

• Энергонезависимость: конфигурация сохраняется после отключения питания.
• Мгновенный запуск: не требуется загрузка конфигурации из внешней памяти.
• Высокая скорость: малые задержки распространения (до 4 нс).
• Низкая стоимость: по сравнению с FPGA аналогичной ёмкости.
• Простота разработки: поддержка популярных HDL и развитая среда проектирования.

Недостатки

• Ограниченная ёмкость: максимальное количество макроячеек — 1024, что недостаточно для сложных проектов (например, процессоров или DSP).
• Устаревшая архитектура: отсутствие встроенных блоков памяти (RAM), DSP-блоков, высокоскоростных интерфейсов (SERDES, PCIe).
• Высокое энергопотребление: по сравнению с современными FPGA (например, Intel Cyclone V или Xilinx Artix-7).
• Ограниченное количество циклов программирования: до 1000 циклов для EEPROM-ячеек (для Flash-памяти в современных FPGA этот показатель составляет 10 000 и более).

Критика

Семейство MAX 7000 подвергалось критике за относительно высокое энергопотребление и ограниченную ёмкость по сравнению с FPGA того же времени. В 2000-х годах, с развитием технологий производства (например, 130 нм и 90 нм), FPGA стали более доступными и энергоэффективными, что привело к снижению спроса на CPLD. Некоторые инженеры отмечали, что архитектура MAX 7000 с фиксированным количеством макроячеек в LAB (16) не всегда оптимальна для реализации сложных логических функций, требующих большого числа входов. Однако для большинства задач средней сложности (например, интерфейсные преобразователи, контроллеры периферии) эти недостатки не были критичными.

Интересные факты

• Семейство MAX 7000 было одним из первых CPLD, в котором была реализована поддержка JTAG-программирования, что упростило отладку и производство.
• В 1990-х годах Altera выпустила специальную версию MAX 7000 с пониженным напряжением питания (1,8 В) для использования в портативных устройствах.
• Некоторые модели MAX 7000 (например, EPM7128S) продолжали выпускаться до 2015 года, несмотря на появление более современных семейств, таких как MAX II и MAX 10.
• В 2004 году Altera объявила о прекращении выпуска некоторых моделей MAX 7000, но из-за спроса со стороны промышленных заказчиков производство было продлено до 2010 года.

Источники

• Altera Corporation. MAX 7000 Programmable Logic Device Family Data Sheet. — 1995.
• Altera Corporation. MAX 7000A Programmable Logic Device Family Data Sheet. — 1999.
• Altera Corporation. MAX 7000B Programmable Logic Device Family Data Sheet. — 2002.
• Intel Corporation. MAX 7000 CPLD Family Overview (архивная версия). — 2015.
• Справочник по ПЛИС. — М.: Радио и связь, 2003. — Глава 4: CPLD-архитектуры.