SerDes

SerDes (сокращение от англ. Serializer/Deserializer, «сериализатор/десериализатор») — это функциональный блок электроники, предназначенный для преобразования параллельного потока данных в последовательный (сериализация) и обратного преобразования последовательного потока в параллельный (десериализация). SerDes является ключевым компонентом высокоскоростных интерфейсов передачи данных, позволяя уменьшить количество физических линий связи (проводников, дорожек печатной платы, оптических волокон) и снизить потребляемую мощность при передаче на большие расстояния внутри устройств или между ними.

Принцип работы

Основная задача SerDes — решить проблему «пропускной способности» и «синхронизации» при передаче данных между микросхемами. Внутри процессора или ASIC данные обычно обрабатываются параллельно (например, 32-битные или 64-битные слова). Если передавать их по параллельной шине, потребуется 32 или 64 отдельных линии, что усложняет разводку печатной платы, увеличивает её размеры и создаёт проблемы с синхронизацией (skew — разброс времени прихода сигналов по разным линиям). SerDes преобразует параллельный поток в последовательный, передавая его по одной или двум дифференциальным парам, и на принимающей стороне восстанавливает исходный параллельный формат.

Сериализация

На передающей стороне (TX) параллельные данные (например, 10-битные слова) загружаются в сдвиговый регистр. Затем, под управлением тактового генератора, биты последовательно выводятся на выходную линию. Скорость передачи последовательного потока (битрейт) в N раз выше, чем частота параллельной шины, где N — разрядность слова. Для синхронизации приёмника часто используется встроенный тактовый сигнал (clock recovery), который извлекается из самого потока данных (например, с помощью кодирования 8b/10b).

Десериализация

На принимающей стороне (RX) последовательный сигнал поступает на входной буфер. Схема восстановления тактовой частоты (CDR — Clock Data Recovery) выделяет из него тактовый сигнал, синхронизированный с передатчиком. Затем последовательные биты записываются в сдвиговый регистр, и после накопления полного слова (например, 10 бит) данные параллельно выгружаются на внутреннюю шину приёмника.

Архитектура и типы

SerDes классифицируются по нескольким признакам: способу передачи тактового сигнала, типу канала связи, используемому кодированию и назначению.

По способу передачи тактового сигнала

• С параллельным тактовым сигналом (Parallel Clock SerDes): тактовый сигнал передаётся по отдельной линии. Проще в реализации, но требует дополнительной линии и подвержен проблемам с задержками (skew) на высоких частотах. Используется в устаревших или низкоскоростных интерфейсах.
• Со встроенным тактовым сигналом (Embedded Clock SerDes): тактовый сигнал восстанавливается из самого потока данных с помощью CDR. Это основной тип для современных высокоскоростных интерфейсов (например, PCIe, SATA, USB 3.0, Ethernet 10GbE). Требует, чтобы поток данных имел достаточную плотность переходов (переключений между 0 и 1) — для этого применяется кодирование (8b/10b, 64b/66b, 128b/130b).

По типу канала

• Одноканальный (Single-Channel): один сериализатор и один десериализатор, работающие по одной дифференциальной паре.
• Многоканальный (Multi-Channel): несколько каналов SerDes, работающих параллельно (например, 4, 8, 16 каналов). Каждый канал может передавать данные независимо, что увеличивает общую пропускную способность. Используется в высокоскоростных интерфейсах (PCIe, InfiniBand, QSFP).

По кодированию

• Без кодирования (NRZ — Non-Return-to-Zero): самый простой метод, где биты передаются напрямую. Не обеспечивает DC-баланса и требует отдельной тактовой линии.
• С кодированием 8b/10b: каждые 8 бит данных преобразуются в 10-битный символ. Это обеспечивает DC-баланс (равное количество 0 и 1) и достаточную плотность переходов для работы CDR. Используется в PCIe 1.x/2.x, SATA 1/2/3, USB 3.0, Ethernet 1GbE.
• С кодированием 64b/66b: каждые 64 бита данных преобразуются в 66-битный блок, что даёт лучшую эффективность (меньше служебных бит). Используется в PCIe 3.0/4.0/5.0, Ethernet 10GbE/40GbE/100GbE.
• С кодированием 128b/130b: ещё более эффективное кодирование, используемое в PCIe 6.0 и некоторых оптических интерфейсах.

Применение

SerDes является неотъемлемой частью практически всех современных цифровых интерфейсов, где требуется высокая скорость передачи данных.

Внутри систем на кристалле (SoC) и ASIC

• Соединения между чипами (Chip-to-Chip): SerDes используются для связи между процессором и памятью (DDR5, LPDDR5), между процессором и чипсетом (DMI, UPI), между различными ASIC в одной системе (например, в сетевых коммутаторах).
• Интерфейсы периферии: PCI Express (PCIe), SATA, USB 3.x/4.x, Thunderbolt, DisplayPort, HDMI.

В телекоммуникациях и сетях

• Оптические трансиверы: SerDes преобразуют параллельные данные от сетевого процессора в последовательный поток для передачи по оптоволокну (например, в модулях SFP, SFP+, QSFP, CFP). Стандарты Ethernet (10GbE, 25GbE, 40GbE, 100GbE, 400GbE) используют SerDes с высокой скоростью (от 10 до 100 Гбит/с на линию).
• Беспроводные системы: в базовых станциях сотовой связи (4G/5G) SerDes используются для связи между цифровым процессором и радиочастотными модулями (CPRI, eCPRI).

В промышленности и автомобилестроении

• Автомобильные интерфейсы: SerDes используются для передачи видеопотоков от камер заднего вида, систем кругового обзора и датчиков LiDAR на центральный дисплей (например, интерфейсы GMSL, FPD-Link).
• Промышленная автоматика: для связи между датчиками, контроллерами и исполнительными механизмами в условиях сильных электромагнитных помех (например, интерфейсы RS-485, CAN FD с использованием SerDes для увеличения скорости).

Характеристики и параметры

Основные характеристики SerDes, которые определяют его применимость:

• Скорость передачи (битрейт): от сотен Мбит/с до 224 Гбит/с на одну дифференциальную пару (на 2024 год). Современные стандарты (PCIe 6.0, 400GbE) требуют скоростей 56–112 Гбит/с.
• Количество каналов: от 1 до 64 и более.
• Энергоэффективность: измеряется в пикоджоулях на бит (пДж/бит). Для высокоскоростных SerDes (56 Гбит/с) типичное значение — 1–3 пДж/бит.
• Дальность передачи: зависит от типа канала (медь, оптоволокно) и скорости. Для медных линий (PCB) — до 1 метра на скоростях 56 Гбит/с, для оптоволокна — до 100 км и более.
• Поддержка кодирования: 8b/10b, 64b/66b, 128b/130b, PAM4 (четырёхуровневая амплитудная модуляция, используемая для увеличения скорости в 2 раза без увеличения частоты).

История и развитие

Первые SerDes появились в 1980-х годах для передачи данных между компьютерами и периферией. Они использовали параллельные тактовые сигналы и низкие скорости (до 10 Мбит/с). В 1990-х годах с развитием стандартов Ethernet (10Base-T, 100Base-TX) и Fibre Channel началось массовое внедрение SerDes с кодированием 8b/10b и встроенным тактовым сигналом.

В 2000-х годах с появлением PCI Express (2003) и SATA (2003) SerDes стали стандартом для внутренних соединений в компьютерах. Скорости выросли до 2,5–5 Гбит/с. В 2010-х годах с развитием облачных вычислений и центров обработки данных (ЦОД) потребовались скорости 10–25 Гбит/с на линию, что привело к внедрению кодирования 64b/66b и PAM4.

В 2020-х годах SerDes достигли скоростей 112 Гбит/с (PAM4) и 224 Гбит/с (PAM4) в стандартах 800GbE и PCIe 6.0. Основные производители SerDes IP-блоков — Synopsys, Cadence, Rambus, а также встроенные решения в ASIC от Intel, AMD, NVIDIA, Broadcom, Marvell.

Критика и ограничения

Несмотря на широкое распространение, SerDes имеют ряд ограничений:

• Высокое энергопотребление: на скоростях 56–112 Гбит/с каждый канал потребляет 0,5–2 Вт, что для многоканальных систем (например, 16 каналов) может составлять 10–30 Вт.
• Сложность разводки: высокоскоростные дифференциальные пары требуют строгих правил проектирования печатных плат (контроль импеданса, минимизация перекрёстных помех, экранирование).
• Зависимость от канала: на высоких частотах (выше 10 ГГц) сигнал сильно затухает в меди, что требует использования эквалайзеров (CTLE, DFE) и ретаймеров.
• Стоимость: разработка и производство SerDes с высокой скоростью (112 Гбит/с) требует передовых техпроцессов (7 нм и тоньше), что увеличивает стоимость чипов.

Источники

• «High-Speed SerDes Design: A Practical Guide» — IEEE Press, 2020.
• «PCI Express Base Specification Revision 6.0» — PCI-SIG, 2022.
• «Ethernet Alliance: 400 GbE and 800 GbE Specifications» — Ethernet Alliance, 2023.
• «SerDes Architecture and Applications» — Synopsys White Paper, 2021.
• «Designing High-Speed Interconnects with SerDes» — Cadence Design Systems, 2022.