VHDL

VHDL (Very High Speed Integrated Circuit Hardware Description Language) — язык описания аппаратуры интегральных схем сверхвысокого быстродействия, предназначенный для моделирования, синтеза и документирования цифровых электронных систем. Разработан в 1980-х годах по заказу Министерства обороны США, стандартизирован Институтом инженеров электротехники и электроники (IEEE) как стандарт IEEE 1076. VHDL используется для формального описания поведения и структуры цифровых устройств на различных уровнях абстракции — от логических вентилей до целых систем на кристалле (System-on-Chip, SoC).

История

Разработка VHDL началась в 1983 году в рамках программы Very High Speed Integrated Circuit (VHSIC) Министерства обороны США. Целью было создание единого, стандартизированного языка для описания цифровых схем, который позволил бы заменить множество проприетарных средств моделирования и документирования, используемых различными подрядчиками оборонной промышленности. Первая версия языка была выпущена в 1985 году, а в 1987 году он был принят как стандарт IEEE 1076-1987.

В 1993 году вышла вторая версия стандарта (IEEE 1076-1993), которая значительно расширила возможности языка, добавив поддержку новых типов данных, операций и улучшенных механизмов моделирования. В 2000 году был принят стандарт IEEE 1076-2000, который внёс незначительные изменения, в основном касающиеся уточнения синтаксиса и семантики. В 2002 году вышла версия IEEE 1076-2002, которая стала последней «классической» версией VHDL. В 2008 году был принят стандарт IEEE 1076-2008, который внёс значительные улучшения, включая поддержку пакетов, обобщённых типов (generic types) и улучшенную работу с сигналами. В 2019 году вышла версия IEEE 1076-2019, которая добавила поддержку новых конструкций для работы с массивами и улучшенную интеграцию с другими языками описания аппаратуры.

Классификация

VHDL относится к классу языков описания аппаратуры (Hardware Description Languages, HDL). В отличие от языков программирования общего назначения (например, C или Python), которые описывают последовательность инструкций, VHDL описывает параллельно работающие аппаратные компоненты и их соединения. Основные типы HDL:

• Языки поведенческого описания: описывают поведение устройства без указания его внутренней структуры (например, VHDL, Verilog).
• Языки структурного описания: описывают устройство как набор взаимосвязанных компонентов (например, VHDL, Verilog).
• Языки потокового описания: описывают устройство через логические уравнения (например, VHDL, Verilog).

VHDL поддерживает все три уровня абстракции: поведенческий, структурный и потоковый (или регистровый).

Устройство и синтаксис

Основные элементы

• Объекты: сигналы (signals), переменные (variables) и константы (constants). Сигналы представляют физические соединения между компонентами, переменные используются для временного хранения данных в процессе моделирования.
• Типы данных: базовые типы (bit, bit_vector, boolean, integer, real), составные типы (array, record), а также пользовательские типы (enumeration, subtype).
• Операции: логические (and, or, not, xor), арифметические (+, -, *, /), сравнения (=, /=, <, >), сдвига (sll, srl, sla, sra).
• Конструкции: entity (описание внешних интерфейсов), architecture (описание внутренней реализации), process (описание последовательного поведения), component (описание экземпляра другого модуля).

Пример синтаксиса

```vhdl -- Пример простого D-триггера entity d_flip_flop is port ( clk : in bit; d : in bit; q : out bit ); end entity d_flip_flop;

architecture behavioral of d_flip_flop is begin process (clk) begin if rising_edge(clk) then q <= d; end if; end process; end architecture behavioral; ```

Параллелизм

Ключевая особенность VHDL — параллельное выполнение операторов. Все операторы внутри архитектуры выполняются одновременно, за исключением тех, которые находятся внутри process, где операторы выполняются последовательно. Это отражает параллельную природу аппаратных схем.

Применение

VHDL широко применяется в следующих областях:

• Проектирование цифровых интегральных схем: от простых логических вентилей до сложных микропроцессоров и систем на кристалле.
• Моделирование и верификация: создание тестовых окружений (testbenches) для проверки правильности работы проектируемых устройств.
• Синтез: автоматическое преобразование описания на VHDL в список соединений (netlist) для программируемых логических интегральных схем (ПЛИС, FPGA) или заказных интегральных схем (ASIC).
• Документирование: VHDL-описание служит формальным документом, описывающим структуру и поведение устройства.
• Образование: VHDL используется в учебных курсах по цифровой схемотехнике и проектированию интегральных схем.

Инструментарий

Для работы с VHDL используются следующие типы программного обеспечения:

• Среды проектирования (IDE): включают редактор кода, средства синтеза, моделирования и отладки. Примеры: Vivado (Xilinx), Quartus Prime (Intel), ModelSim (Siemens EDA), GHDL (открытый исходный код).
• Синтезаторы: преобразуют VHDL-код в список соединений. Примеры: Synplify (Synopsys), Yosys (открытый исходный код).
• Симуляторы: моделируют поведение устройства на основе VHDL-описания. Примеры: ModelSim, GHDL, VCS (Synopsys).

Преимущества и недостатки

Преимущества

• Стандартизация: VHDL является международным стандартом IEEE, что обеспечивает переносимость кода между различными инструментами.
• Мощная система типов: позволяет описывать сложные структуры данных и обеспечивает строгую проверку типов на этапе компиляции.
• Поддержка различных уровней абстракции: от поведенческого до структурного.
• Широкая поддержка: существует множество коммерческих и открытых инструментов для работы с VHDL.
• Формальная верификация: VHDL-описание может быть использовано для формальной проверки свойств устройства.

Недостатки

• Сложность синтаксиса: по сравнению с некоторыми другими HDL (например, Verilog), VHDL имеет более громоздкий и многословный синтаксис.
• Меньшая популярность в коммерческой сфере: Verilog является более распространённым языком в промышленности, особенно в США и Азии.
• Медленная эволюция: новые версии стандарта выходят редко, и внедрение новых возможностей занимает много времени.
• Сложность отладки: отладка VHDL-кода, особенно в больших проектах, может быть трудоёмкой.

Сравнение с Verilog

VHDL и Verilog являются двумя основными языками описания аппаратуры. Основные различия:

• Синтаксис: VHDL имеет синтаксис, напоминающий Ada, в то время как Verilog — C-подобный синтаксис.
• Система типов: VHDL имеет более строгую и мощную систему типов, чем Verilog.
• Параллелизм: оба языка поддерживают параллелизм, но VHDL более явно его моделирует.
• Популярность: Verilog более популярен в коммерческой разработке, VHDL — в оборонной, аэрокосмической и академической сферах, а также в России и Европе.

Интересные факты

• VHDL был разработан на основе языка Ada, который использовался в оборонных проектах США.
• Первый стандарт VHDL (IEEE 1076-1987) был принят в 1987 году, что делает его одним из старейших языков описания аппаратуры.
• Существует открытая реализация VHDL-симулятора GHDL, которая позволяет запускать VHDL-код на различных платформах, включая Windows, Linux и macOS.
• VHDL используется не только для проектирования цифровых схем, но и для описания аналоговых и смешанных сигналов (стандарт VHDL-AMS).

Источники

• IEEE Standard VHDL Language Reference Manual (IEEE Std 1076-2019)
• Peter J. Ashenden, «The Designer's Guide to VHDL», 3rd Edition, Morgan Kaufmann, 2008
• Volnei A. Pedroni, «Circuit Design with VHDL», MIT Press, 2004
• Douglas L. Perry, «VHDL: Programming by Example», 4th Edition, McGraw-Hill, 2002
• Документация к средам проектирования Vivado (Xilinx) и Quartus Prime (Intel)