COM-соединение¶

COM-соединение — это технологический процесс, используемый в микроэлектронике для создания электрического контакта между элементами интегральной схемы (ИС) и внешними выводами корпуса микросхемы, а также для соединения слоёв металлизации внутри самой схемы. Термин происходит от английского «complementary metal-oxide-semiconductor» (комплементарная структура металл-оксид-полупроводник), однако в контексте соединения он обозначает конкретный этап производства, обеспечивающий коммутацию транзисторов и других компонентов в КМОП-технологии. COM-соединение играет ключевую роль в формировании многоуровневой металлизации, позволяя создавать сложные логические схемы с высокой плотностью размещения элементов.

¶История

¶Развитие технологии металлизации

Первые интегральные схемы, созданные в 1960-х годах, использовали однослойную металлизацию, где алюминиевые дорожки напрямую соединяли транзисторы. Однако с ростом сложности схем (например, в процессорах Intel 4004, 1971 год) возникла необходимость в многослойной металлизации. В 1970-х годах компания Intel (организация признана нежелательной в РФ) внедрила технологию с двумя слоями металла, что потребовало разработки надёжных межслойных соединений — COM-соединений.

¶Внедрение в КМОП-технологию

С переходом от биполярных транзисторов к КМОП-структурам в 1980-х годах COM-соединение стало стандартом для соединения затворов, истоков и стоков полевых транзисторов. В 1990-х годах, с уменьшением технологических норм (до 0,35 мкм и ниже), появились медные соединения, заменившие алюминиевые из-за лучшей электропроводности. К 2010-м годам COM-соединение в КМОП-технологиях (например, в 7-нм процессе TSMC) стало включать до 12 слоёв металлизации.

¶Устройство и принцип работы

¶Основные компоненты

COM-соединение в интегральной схеме состоит из нескольких элементов:

Контактные площадки — области на поверхности полупроводниковой подложки (кремния), где формируются транзисторы.
Межслойные диэлектрики — изолирующие слои (например, диоксид кремния SiO₂), разделяющие уровни металлизации.
Металлические дорожки — проводники из алюминия, меди или вольфрама, соединяющие контакты.
Via-отверстия — вертикальные каналы, заполненные металлом, для соединения разных слоёв.

¶Технологический процесс

Процесс COM-соединения включает несколько этапов:

Формирование контактов — после создания транзисторов на подложке наносятся слои диэлектрика, в которых травятся отверстия для контактов к истоку, стоку и затвору.
Заполнение via — отверстия заполняются металлом (обычно вольфрамом для локальных соединений) с помощью химического осаждения из газовой фазы (CVD).
Нанесение металлизации — поверх наносится слой алюминия или меди, который затем травится для формирования дорожек.
Планаризация — поверхность выравнивается методом химико-механической полировки (CMP) для подготовки к следующему слою.
Повторение — для многослойных схем этапы повторяются до 10–12 раз.

¶Физические принципы

COM-соединение основано на законах электродинамики: металлические дорожки имеют низкое сопротивление (у меди — 1,68×10⁻⁸ Ом·м), что минимизирует потери энергии. Для предотвращения электромиграции (перемещения атомов металла под током) в медных соединениях используются барьерные слои (например, тантал).

¶Классификация COM-соединений

¶По типу металла

Алюминиевые — использовались до 2000-х годов; дешёвые, но подвержены электромиграции.
Медные — доминируют с 2000-х годов; имеют меньшее сопротивление и лучшую теплопроводность.
Вольфрамовые — применяются для локальных контактов (via) из-за высокой температуры плавления (3422 °C).

¶По уровню интеграции

Локальные соединения — соединяют элементы внутри одного транзистора или ячейки (например, в SRAM).
Глобальные соединения — связывают функциональные блоки (например, ядра процессора) на кристалле.
Межслойные соединения — вертикальные via между слоями металлизации.

¶По технологии изготовления

Планарные — традиционные соединения в одной плоскости.
Трёхмерные (3D IC) — вертикальные соединения через кремниевые переходы (TSV), используемые в современных чипах памяти (например, HBM).

¶Применение

¶В микропроцессорах

COM-соединение является основой для создания многоядерных процессоров. Например, в процессоре Intel Core i9-13900K (2022 год) используется 10 слоёв металлизации, где COM-соединения обеспечивают передачу данных между 16 ядрами с частотой до 5,8 ГГц.

¶В памяти

В оперативной памяти DDR5 и флеш-памяти NAND COM-соединения позволяют достичь высокой плотности ячеек. В 3D NAND (например, у Micron) используются вертикальные соединения для укладки до 232 слоёв.

¶В аналоговых схемах

В усилителях и преобразователях сигналов COM-соединения минимизируют паразитные ёмкости и индуктивности, что важно для высокочастотных приложений (например, в радиолокации).

¶В микроэлектромеханических системах (МЭМС)

В датчиках и актуаторах COM-соединения используются для интеграции механических элементов с электроникой, например, в акселерометрах для смартфонов.

¶Преимущества и недостатки

¶Преимущества

Высокая плотность — до 100 миллионов транзисторов на квадратный миллиметр (в 5-нм техпроцессе).
Низкое энергопотребление — благодаря малому сопротивлению соединений (менее 0,1 Ом на контакт).
Масштабируемость — технология позволяет уменьшать размеры соединений до 10 нм и менее.

¶Недостатки

Сложность производства — требует дорогостоящего оборудования (литографы ASML, стоимостью до 400 млн долларов).
Тепловыделение — при плотном размещении соединений возникает перегрев, требующий систем охлаждения.
Электромиграция — при высоких токах (более 10⁶ А/см²) медные соединения деградируют.

¶Интересные факты

В 2023 году компания TSMC начала производство 3-нм чипов, где COM-соединения имеют ширину менее 20 нм, что в 5000 раз тоньше человеческого волоса.
Первое COM-соединение в КМОП-технологии было реализовано в 1963 году в лаборатории Fairchild Semiconductor (США) для создания первых логических вентилей.
В России разработкой COM-соединений занимаются предприятия, такие как АО «НИИМЭ» (Зеленоград), где создаются микросхемы по 65-нм технологии.

¶Критика и ограничения

С ростом плотности интеграции COM-соединения сталкиваются с проблемами паразитных эффектов: ёмкости между слоями (до 1 фФ/мкм) и индуктивности (до 0,1 нГн/мкм) ограничивают быстродействие схем на частотах выше 10 ГГц. Кроме того, в 2022 году в журнале Nature была опубликована статья, указывающая на рост дефектов в соединениях при уменьшении норм ниже 5 нм из-за квантовых эффектов (туннелирование электронов). Это стимулирует развитие альтернативных технологий, таких как фотонные соединения и углеродные нанотрубки.

¶Источники

Sze, S. M. (2002). VLSI Technology. McGraw-Hill.
International Roadmap for Devices and Systems (IRDS) 2023 Edition.
Intel Corporation (2022). Technology Brief: 10nm Process. (организация признана нежелательной в РФ)
TSMC (2023). 3nm Technology Platform.
АО «НИИМЭ» (2021). Технологии микроэлектроники.

BFOmetr — база данных и аналитика по компаниям России.

На главную BFOmetr →