Планарная технология

Планарная технология — это метод изготовления полупроводниковых приборов и интегральных микросхем, при котором все элементы (транзисторы, диоды, резисторы, конденсаторы) формируются в приповерхностном слое полупроводниковой пластины (подложки), а их соединения создаются на плоской поверхности с помощью тонкоплёночных проводников и изоляторов. Основная особенность планарной технологии — использование фотошаблонов и фотолитографии для селективного легирования и травления, что позволяет одновременно изготавливать множество идентичных структур на одной пластине.

История

Предпосылки и изобретение

До появления планарной технологии полупроводниковые приборы (например, точечные диоды и меза-транзисторы) изготавливались объёмными методами: активные области создавались путём диффузии примесей в объём кристалла, а контакты выводились на поверхность через отверстия. Эти методы были трудоёмкими, имели низкую воспроизводимость и не позволяли создавать сложные схемы на одном кристалле.

В 1959 году американский инженер Жан Эрни (Jean Hoerni), работавший в компании Fairchild Semiconductor, предложил принципиально новый подход. Он разработал процесс, при котором все p-n-переходы транзистора формируются в одной плоскости (планаре) под защитным слоем диоксида кремния (SiO₂). Это обеспечило защиту переходов от загрязнений и механических повреждений, а также позволило использовать фотолитографию для точного задания геометрии элементов. В 1960 году Fairchild Semiconductor представила первый планарный транзистор (тип 2N1613), который стал коммерчески успешным.

Развитие и коммерциализация

В 1961 году Роберт Нойс (Robert Noyce), также из Fairchild Semiconductor, использовал планарную технологию для создания первой монолитной интегральной микросхемы. Он предложил соединять элементы схемы тонкими алюминиевыми дорожками, нанесёнными поверх слоя SiO₂. Это заложило основу современной микроэлектроники.

К середине 1960-х годов планарная технология стала доминирующей в производстве полупроводников. Компании Texas Instruments, Intel, Motorola и другие активно внедряли её для выпуска транзисторов, диодов, логических микросхем и операционных усилителей. В СССР первые работы по планарной технологии начались в 1960-х годах в НИИ «Пульсар» и на заводе «Микрон» (Зеленоград). К 1970-м годам советская микроэлектроника перешла на планарные процессы для серийного выпуска интегральных схем.

Основные этапы планарного процесса

Планарная технология включает несколько последовательных операций, повторяемых для каждого слоя микросхемы:

1. Подготовка подложки — кремниевая пластина (обычно диаметром от 100 до 300 мм) шлифуется, полируется и очищается.
2. Окисление — пластина помещается в печь с кислородом или паром при температуре 900–1200 °C, на её поверхности вырастает слой диоксида кремния (SiO₂) толщиной от 10 нм до 1 мкм.
3. Нанесение фоторезиста — на оксид наносится светочувствительный полимер (фоторезист) толщиной 1–2 мкм.
4. Фотолитография — через фотошаблон (маску) пластина облучается ультрафиолетом. Засвеченные участки фоторезиста (для позитивного резиста) становятся растворимыми.
5. Травление — проявленный фоторезист удаляется, открывая участки SiO₂. Затем оксид травится плавиковой кислотой (HF) или сухим плазменным травлением.
6. Легирование — в открытые окна вводится примесь (бор — для p-типа, фосфор или мышьяк — для n-типа) методом диффузии или ионной имплантации.
7. Удаление фоторезиста — оставшийся фоторезист смывается.
8. Повторение циклов — для создания нескольких слоёв (например, карманы, затворы, контакты) этапы 2–7 повторяются с разными масками.
9. Металлизация — напыление алюминия или меди для создания межсоединений, затем травление лишнего металла через фоторезист.
10. Пассивация — нанесение защитного слоя (нитрида кремния Si₃N₄ или полиимида) для предотвращения коррозии и царапин.

Классификация и разновидности

Планарная технология подразделяется на несколько типов в зависимости от масштаба и материалов:

По размеру элементов

• Микронная технология — размеры элементов от 1 до 10 мкм. Использовалась до середины 1990-х годов (например, процессоры Intel 8086).
• Субмикронная технология — размеры от 0,1 до 1 мкм (0,35 мкм, 0,18 мкм). Применялась в 1990–2000-х годах.
• Нанотехнология — размеры менее 100 нм (7 нм, 5 нм, 3 нм). Современные процессы (TSMC, Samsung, Intel) используют EUV-литографию и многократное экспонирование.

По типу транзисторов

• КМОП (CMOS) — комплементарная структура из n- и p-канальных МОП-транзисторов. Основа большинства современных цифровых схем.
• Биполярная планарная — для биполярных транзисторов (например, серия 7400 ТТЛ). В настоящее время используется редко.
• БиКМОП (BiCMOS) — комбинация биполярных и КМОП-транзисторов на одном кристалле для аналого-цифровых схем.

По материалу подложки

• Кремниевая — наиболее распространённая (более 90% всех микросхем).
• Арсенид-галлиевая (GaAs) — для высокочастотных и оптоэлектронных приборов (СВЧ-транзисторы, светодиоды).
• Кремний-германиевая (SiGe) — для быстродействующих биполярных транзисторов.

Устройство и характеристики

Ключевые элементы планарной структуры

• Подложка — монокристаллический кремний p- или n-типа с удельным сопротивлением 0,01–100 Ом·см.
• Изолирующий слой — SiO₂, Si₃N₄ или их комбинация. Толщина определяет напряжение пробоя (например, 100 нм SiO₂ выдерживает ~100 В).
• Активные области — легированные карманы (исток, сток, канал для МОП-транзисторов).
• Затвор — поликремний или металл (для современных FinFET — титан/алюминий).
• Межсоединения — многослойная металлизация (до 15–20 слоёв в современных чипах) с медными дорожками и диэлектрическими прослойками (low-k диэлектрики).

Преимущества

• Высокая плотность интеграции (до сотен миллиардов транзисторов на кристалл).
• Возможность массового производства (до 1000 чипов с одной пластины).
• Хорошая воспроизводимость и низкий разброс параметров.
• Защита p-n-переходов от внешней среды слоем SiO₂.

Недостатки

• Высокая стоимость оборудования (литографические сканеры, плазменные установки).
• Чувствительность к дефектам (одна пылинка может испортить всю пластину).
• Ограничения по минимальным размерам из-за дифракции света (для EUV-литографии — 13,5 нм длина волны).

Применение

Планарная технология используется для производства подавляющего большинства полупроводниковых приборов:

• Микропроцессоры и микроконтроллеры (Intel Core, AMD Ryzen, ARM-чипы).
• Микросхемы памяти (DRAM, NAND Flash, SRAM).
• Аналоговые и смешанные схемы (операционные усилители, АЦП/ЦАП, стабилизаторы напряжения).
• Силовые полупроводниковые приборы (MOSFET, IGBT, диоды Шоттки).
• Оптоэлектронные устройства (светодиоды, лазерные диоды, фотодетекторы) — на основе GaAs и других соединений.
• МЭМС (микроэлектромеханические системы) — акселерометры, гироскопы, микрозеркала.

Интересные факты

• Первый коммерческий планарный транзистор (2N1613) имел коэффициент усиления по току около 100 и максимальную частоту 30 МГц.
• В 1969 году компания Intel выпустила первую в мире планарную микросхему памяти — 256-битную SRAM (C3101).
• Современные планарные процессы (например, TSMC N7) используют до 60 фотошаблонов для создания одного слоя металла.
• В 2011 году Intel перешла на трёхмерные транзисторы FinFET, которые, хотя и не являются строго планарными, сохраняют основные принципы планарной технологии (фотолитография, окисление, металлизация).

Критика и ограничения

Основной недостаток классической планарной технологии — физический предел миниатюризации. При размерах затвора менее 5 нм начинают проявляться квантовые эффекты (туннелирование, короткоканальные эффекты). Для преодоления этих ограничений разрабатываются альтернативные подходы: транзисторы с вертикальным каналом (Gate-All-Around), нанотрубки, а также технологии на основе графена и дихалькогенидов переходных металлов. Тем не менее, планарная технология остаётся основой современной микроэлектроники, и её модификации (FinFET, GAA) продолжают использовать её базовые принципы.

Источники

• Жан Эрни. «Planar Silicon Transistors and Diodes». — Fairchild Semiconductor, 1959.
• Роберт Нойс. «Semiconductor Device-and-Lead Structure». — Патент США № 2,981,877, 1961.
• С. М. Зи. «Физика полупроводниковых приборов». — М.: Мир, 1984.
• В. В. Малютин. «Технология интегральных микросхем». — М.: Высшая школа, 1991.
• Международная дорожная карта для полупроводников (ITRS), 2020.