RISC-V

RISC-V (произносится как «риск-файв») — это открытая и свободная система команд (ISA), основанная на принципах RISC (Reduced Instruction Set Computer). В отличие от большинства коммерческих архитектур, RISC-V не требует лицензионных отчислений и может быть свободно использована, модифицирована и распространена для любых целей, включая разработку коммерческих микропроцессоров, встраиваемых систем и специализированных ускорителей. Архитектура разрабатывается с 2010 года в Калифорнийском университете в Беркли и с 2014 года поддерживается некоммерческой организацией RISC-V International.

История

Предпосылки создания

К 2010 году в индустрии микропроцессоров доминировали две основные коммерческие архитектуры: x86 (Intel, AMD) и ARM (ARM Holdings). Обе требовали значительных лицензионных отчислений и имели сложные, исторически нагруженные системы команд. Для академических исследований и стартапов доступ к современным ISA был ограничен либо дорог. Существовавшие открытые архитектуры (например, OpenRISC) не получили широкого распространения из-за недостаточной поддержки и экосистемы.

Разработка в Беркли

Проект RISC-V был инициирован в 2010 году группой исследователей из Паррал-лаборатории Калифорнийского университета в Беркли под руководством Крсте Асановича и Дэвида Паттерсона. Первоначально он задумывался как краткосрочный проект для создания чисто академической ISA, пригодной для обучения и экспериментов. В 2011 году была опубликована первая спецификация базового набора команд (RV32I). Архитектура получила название «RISC-V» (пятая версия RISC-архитектуры, разработанной в Беркли).

Формирование сообщества и индустриальная поддержка

В 2014 году была основана некоммерческая организация RISC-V Foundation (позднее переименованная в RISC-V International), которая взяла на себя управление развитием стандарта, его продвижение и сертификацию. К концу 2010-х годов интерес к RISC-V резко возрос. Крупные компании, такие как Google, Qualcomm, Western Digital, NVIDIA, и правительственные организации (включая Китай и Индию) начали инвестировать в разработку процессоров на базе RISC-V. В 2021 году RISC-V International объявила о переносе своей штаб-квартиры в Швейцарию, что было воспринято как шаг для снижения геополитических рисков.

Архитектура и система команд

Философия и модульность

Ключевой особенностью RISC-V является модульная структура. Вместо монолитного набора команд, архитектура состоит из фиксированного базового набора (Base ISA) и нескольких расширений (Standard Extensions). Базовый набор содержит минимальное количество инструкций, необходимых для работы процессора, а расширения добавляют функциональность по мере необходимости.

Базовые наборы команд

RISC-V определяет несколько базовых наборов, различающихся разрядностью:

• RV32I: 32-разрядная архитектура с целочисленными операциями. Содержит 47 инструкций.
• RV64I: 64-разрядная архитектура, расширяющая RV32I. Поддерживает 64-битные адреса и регистры.
• RV128I: 128-разрядная архитектура, предназначенная для перспективных вычислительных систем.

Стандартные расширения

Наиболее распространённые расширения включают:

• M: целочисленное умножение и деление.
• F: операции с числами с плавающей запятой одинарной точности (32 бита).
• D: операции с числами с плавающей запятой двойной точности (64 бита).
• A: атомарные операции (для многопроцессорных систем и синхронизации).
• C: сжатые инструкции (16-битные, для уменьшения размера кода).
• V: векторные операции (SIMD, для высокопроизводительных вычислений).

Сочетание базового набора и расширений обозначается как, например, RV64IMAFDC (часто сокращается до RV64GC, где G — «обобщённое» расширение).

Привилегированные уровни

RISC-V определяет несколько уровней привилегий для работы операционных систем:

• Machine Mode (M): самый привилегированный уровень, используется для загрузчика, гипервизора и низкоуровневого управления.
• Supervisor Mode (S): уровень операционной системы (Linux, FreeBSD).
• User Mode (U): уровень пользовательских приложений.

Преимущества и недостатки

Преимущества

• Открытость и свобода: отсутствие лицензионных отчислений (royalty-free) позволяет разрабатывать процессоры без юридических и финансовых барьеров.
• Модульность: возможность выбирать только необходимые расширения, что уменьшает площадь кристалла и энергопотребление.
• Гибкость: архитектура позволяет создавать как простые микроконтроллеры, так и мощные суперкомпьютерные процессоры.
• Прозрачность: спецификация открыта и контролируется сообществом, что упрощает верификацию и аудит безопасности.
• Академическая поддержка: широко используется в университетах для обучения и исследований.

Недостатки

• Экосистема: по сравнению с ARM и x86, экосистема программного обеспечения (библиотеки, компиляторы, отладчики) для RISC-V менее зрелая, хотя быстро развивается.
• Производительность: на данный момент коммерческие реализации RISC-V уступают по производительности топовым процессорам x86 и ARM в задачах общего назначения.
• Фрагментация: из-за модульности и возможности добавлять собственные расширения существует риск несовместимости между разными реализациями.
• Отсутствие единого стандарта на SoC: в отличие от ARM, где компании лицензируют готовые ядра, RISC-V чаще требует самостоятельной разработки или интеграции.

Применение

Встраиваемые системы и Интернет вещей (IoT)

Благодаря низкому энергопотреблению и малой площади кристалла, RISC-V активно применяется в микроконтроллерах для датчиков, носимой электроники, умных устройств. Компании, такие как Espressif (чип ESP32-C5), Western Digital (контроллеры для жёстких дисков) и Microchip (FPGA с ядрами RISC-V), выпускают продукты на этой архитектуре.

Высокопроизводительные вычисления (HPC)

RISC-V рассматривается как перспективная платформа для суперкомпьютеров. В 2023 году группа исследователей из Китая представила процессор «Сяншань» (Xiangshan) с производительностью, сопоставимой с ARM-чипами среднего уровня. В США проект «Vortex» и стартап Esperanto Technologies разрабатывают процессоры для AI-ускорителей на базе RISC-V.

Безопасность

Открытая архитектура позволяет проводить независимый аудит безопасности на уровне микрокода. RISC-V используется в разработке безопасных процессоров для криптографии, блокчейн-приложений и систем управления.

Образование и исследования

RISC-V стал стандартом де-факто для обучения архитектуре компьютеров в университетах по всему миру. Простота и прозрачность позволяют студентам реализовывать собственные процессоры на ПЛИС (FPGA) и изучать работу конвейеров, кэшей и систем прерываний.

Правовой статус и регулирование

RISC-V является открытым стандартом, не контролируемым какой-либо одной страной или компанией. Однако в связи с геополитической напряжённостью, RISC-V стал предметом обсуждения в контексте экспортного контроля. В 2022 году правительство США заявило, что не планирует ограничивать доступ Китая к RISC-V, так как это открытая технология. Тем не менее, некоторые аналитики опасаются, что будущие санкции могут затронуть коммерческие реализации на базе RISC-V. В России RISC-V рассматривается как одна из перспективных архитектур для импортозамещения в микроэлектронике, хотя массового производства российских процессоров на этой архитектуре пока не начато.

Критика

Основная критика RISC-V связана с фрагментацией экосистемы. Поскольку каждый производитель может добавлять собственные расширения, возникает риск, что программное обеспечение, написанное для одного чипа, не будет работать на другом. Кроме того, отсутствие единого аппаратного стандарта на системный уровень (SoC) усложняет портирование операционных систем. Некоторые эксперты также отмечают, что открытость архитектуры не гарантирует автоматически отсутствия скрытых уязвимостей, а скорость развития коммерческих реализаций пока отстаёт от ARM.

Перспективы

Аналитики прогнозируют, что к 2030 году доля процессоров на базе RISC-V в сегменте IoT и встраиваемых систем может достичь 25-30%. В области высокопроизводительных вычислений архитектура пока остаётся нишевой, но активно развивается. Крупные компании, такие как Google (проект «Pixie» для Android) и NVIDIA (использование RISC-V в контроллерах графических процессоров), продолжают инвестировать в экосистему.

Источники

• Patterson, D. A., & Waterman, A. (2017). The RISC-V Reader: An Open Architecture Atlas. Strawberry Canyon.
• RISC-V International. (2023). RISC-V Instruction Set Manual, Volume I: User-Level ISA.
• Asanović, K., & Patterson, D. A. (2014). «Instruction sets should be free: The case for RISC-V». EECS Department, University of California, Berkeley.
• «RISC-V: The Next Revolution in Computing?» (2020). IEEE Spectrum.
• Открытые материалы RISC-V International (riscv.org).