RISC-архитектура

RISC-архитектура (от англ. Reduced Instruction Set Computer — компьютер с сокращённым набором команд) — это тип архитектуры процессора, основанный на использовании небольшого, простого и фиксированного по длине набора инструкций, каждая из которых выполняется за один такт процессора. RISC-архитектура противопоставляется CISC-архитектуре (Complex Instruction Set Computer), где набор команд сложен, а их длина и время выполнения варьируются. Основная идея RISC заключается в оптимизации выполнения наиболее часто используемых операций за счёт упрощения аппаратной реализации и повышения тактовой частоты.

История

Предпосылки возникновения

К концу 1970-х годов процессоры с архитектурой CISC (например, Intel 8086, Motorola 68000) достигли высокой сложности. Наборы команд содержали сотни инструкций, многие из которых выполнялись за несколько тактов. При этом исследования, проведённые в IBM в 1974 году, показали, что около 80% всех операций в программах приходится на 20% простейших инструкций. Это натолкнуло инженеров на мысль о том, что сложные команды можно заменить последовательностями простых, что упростит процессор и ускорит его работу.

Проект IBM 801

Первым значимым проектом, заложившим основы RISC, стал IBM 801, разработанный в исследовательском центре IBM T.J. Watson (США) в 1975–1980 годах под руководством Джона Коке. Процессор предназначался для телефонной станции и использовал 32-разрядную архитектуру с 31 регистром общего назначения. Команды имели фиксированную длину (32 бита) и выполнялись за один такт. Проект не был коммерциализирован, но его идеи повлияли на дальнейшие разработки.

Работы в Беркли и Стэнфорде

В начале 1980-х годов два университетских проекта независимо развили концепцию RISC. В Калифорнийском университете в Беркли под руководством Дэвида Паттерсона был создан процессор RISC-I (1982), а затем RISC-II. Эти чипы использовали конвейерную обработку и большое количество регистров (до 138 в RISC-II). В Стэнфордском университете Джон Хеннесси разработал процессор MIPS (Microprocessor without Interlocked Pipeline Stages), который стал основой для одноимённой архитектуры.

Коммерциализация

Первым коммерчески успешным RISC-процессором стал ARM (Acorn RISC Machine), выпущенный британской компанией Acorn Computers в 1985 году. В 1986 году компания MIPS Technologies представила процессор R2000, а в 1987 году Sun Microsystems выпустила процессоры SPARC. В 1990-е годы RISC-архитектуры (PowerPC, Alpha, PA-RISC) доминировали в рабочих станциях, серверах и суперкомпьютерах.

Основные принципы

Фиксированная длина команд

Все инструкции в RISC-архитектуре имеют одинаковую длину (обычно 32 бита). Это упрощает декодирование и позволяет реализовать конвейерную обработку без сложных схем выравнивания.

Простота и регулярность

Набор команд включает от 30 до 100 простых операций (сложение, загрузка, сохранение, переход). Сложные операции (например, умножение с накоплением) реализуются программно через последовательность простых команд.

Регистровая архитектура

RISC-процессоры используют большое количество регистров общего назначения (обычно от 16 до 128). Все арифметические операции выполняются только над регистрами, а обращения к памяти осуществляются исключительно через инструкции load (загрузка) и store (сохранение). Это уменьшает задержки при работе с памятью.

Конвейеризация

Благодаря однородности команд, RISC-архитектура эффективно использует конвейеры (до 5–10 стадий). Каждая стадия конвейера выполняет одну часть инструкции (выборка, декодирование, выполнение, запись результата). Это позволяет достичь выполнения почти одной инструкции за такт.

Классификация

По разрядности

• 32-разрядные — большинство классических RISC-процессоров (ARMv7, MIPS32, PowerPC 32).
• 64-разрядные — современные версии (ARMv8-A, MIPS64, RISC-V 64).

По области применения

• Встраиваемые системы — ARM (Cortex-M, Cortex-R), RISC-V (микроконтроллеры).
• Мобильные устройства — ARM (Cortex-A), Apple Silicon (на базе ARM).
• Серверы и суперкомпьютеры — PowerPC (IBM), SPARC (Oracle), RISC-V (экспериментальные).
• Специализированные — GPU (графические процессоры) часто используют RISC-подобные ядра (например, AMD RDNA, NVIDIA CUDA).

По лицензированию

• Проприетарные — ARM (лицензируется), MIPS (лицензируется), PowerPC (лицензируется).
• Открытые — RISC-V (открытая архитектура, не требует лицензионных отчислений).

Устройство и характеристики

Типичная структура RISC-процессора

• Блок выборки инструкций — извлекает команды из кэша или памяти.
• Декодер — преобразует бинарный код в сигналы для исполнительных блоков.
• Регистровый файл — массив регистров общего назначения.
• Арифметико-логическое устройство (АЛУ) — выполняет операции сложения, вычитания, логические сдвиги.
• Блок управления памятью — обрабатывает инструкции load/store.
• Конвейер — организует параллельное выполнение нескольких команд.

Тактовая частота и производительность

RISC-процессоры обычно работают на более высоких тактовых частотах, чем CISC при одинаковом техпроцессе, за счёт простоты внутренних схем. Однако производительность зависит не только от частоты, но и от количества инструкций на программу (для RISC их требуется больше, чем для CISC). В современных условиях разница нивелируется за счёт микропрограммных оптимизаций в CISC (например, Intel Core используют RISC-подобное ядро с декодированием CISC-инструкций в микрооперации).

Энергопотребление

Благодаря малому количеству транзисторов и простоте схем, RISC-архитектуры (особенно ARM) отличаются низким энергопотреблением. Это сделало их доминирующими в мобильных устройствах и встраиваемых системах.

Применение

Мобильные устройства

Почти все современные смартфоны и планшеты используют процессоры на архитектуре ARM (например, Qualcomm Snapdragon, Apple A-серии, Samsung Exynos). Низкое энергопотребление и высокая производительность на ватт делают ARM стандартом для этого сегмента.

Встраиваемые системы

RISC-процессоры (ARM Cortex-M, RISC-V) широко применяются в микроконтроллерах для бытовой техники, автомобильной электроники, промышленных контроллеров и IoT-устройств.

Серверы и суперкомпьютеры

В 2010–2020-х годах архитектура ARM начала проникать в серверный сегмент (например, Amazon Graviton, Ampere Altra). RISC-V используется в экспериментальных суперкомпьютерах и специализированных ускорителях.

Научные исследования

Открытая архитектура RISC-V стала популярной в академической среде для изучения компьютерной архитектуры и разработки новых процессоров.

Примеры архитектур

ARM

Разработана в 1985 году. Является наиболее распространённой RISC-архитектурой в мире. Лицензируется компанией Arm Ltd. Используется в процессорах Apple M1/M2/M3, Qualcomm Snapdragon, MediaTek.

MIPS

Создана в 1981 году. Использовалась в игровых консолях (Nintendo 64, PlayStation 1/2), маршрутизаторах (Cisco) и встраиваемых системах. С 2018 года находится в открытом доступе.

PowerPC

Разработана альянсом Apple, IBM и Motorola в 1991 году. Применялась в компьютерах Apple Macintosh (до 2006 года), игровых консолях (Xbox 360, PlayStation 3), автомобильных системах.

RISC-V

Открытая архитектура, разработанная в 2010 году в Калифорнийском университете в Беркли. Не требует лицензирования, активно развивается сообществом. Используется в микроконтроллерах, AI-ускорителях и исследовательских проектах.

Критика

Недостатки по сравнению с CISC

• Больший объём кода — для выполнения сложных операций требуется больше инструкций, что увеличивает размер программы и нагрузку на память.
• Сложность компиляции — компиляторам приходится оптимизировать последовательности простых команд, что требует сложных алгоритмов.
• Ограниченная обратная совместимость — радикальные изменения архитектуры (например, переход с 32-бит на 64-бит) могут нарушить работу старого ПО.

Современное состояние

К концу 2010-х годов различие между RISC и CISC стало размытым. Большинство современных CISC-процессоров (Intel Core, AMD Ryzen) внутри используют RISC-подобные микрооперации, а RISC-процессоры (ARM) добавляют сложные инструкции (например, для криптографии или машинного обучения). Тем не менее, концепция RISC остаётся основой для проектирования новых архитектур, особенно в контексте открытых стандартов (RISC-V) и специализированных ускорителей.

См. также

• CISC-архитектура
• VLIW (Very Long Instruction Word)
• Микропроцессор
• Конвейерная обработка

Источники

• Patterson, D. A., & Ditzel, D. R. (1980). The case for the reduced instruction set computer. ACM SIGARCH Computer Architecture News, 8(6), 25–33.
• Hennessy, J. L., & Patterson, D. A. (2017). Computer Architecture: A Quantitative Approach (6th ed.). Morgan Kaufmann.
• Smith, J. E., & Weiss, S. (1984). The MIPS machine. Proceedings of the 11th Annual International Symposium on Computer Architecture.
• Furber, S. (2000). ARM System-on-Chip Architecture (2nd ed.). Addison-Wesley.
• Waterman, A., & Asanović, K. (2017). The RISC-V Instruction Set Manual, Volume I: User-Level ISA. SiFive Inc.
• Официальная документация Arm Ltd. (2023). ARM Architecture Reference Manual.